微电学术 | 我院智能计算芯片团队在DAC 2025上发表类脑计算硬件架构研究成果

6月22日至25日，在美国旧金山举办的第62届Design Automation Conference（DAC）上，我院虞志益教授、肖山林副教授团队发表开创性成果：首款面向事件流超分辨率的类脑计算硬件架构。发表论文题目为：Towards In-Situ Neuromorphic Computing Architecture for Event Stream Super-Resolution。我院研究生于贻鹤和李波为论文共同第一作者，肖山林副教授为论文通讯作者。该工作获得国家自然科学基金重点项目和广东省重点研发计划项目的支持。

DAC会议被誉为EDA（电子设计自动化）界的“奥斯卡”，同时也是EDA领域唯一CCF-A类会议，由美国计算机协会（ACM）和电气与电子工程师协会（IEEE）联合主办，始于1964年，拥有超过60年的历史，是全球芯片设计与自动化领域规模宏大、影响深远、历史悠久的顶级会议之一。

此次发表的工作针对事件相机（Event-based Camera）这一前沿仿生传感器在应用中的核心瓶颈：空间分辨率低的问题，提出了首个基于脉冲神经网络（SNNs）的硬件加速解决方案。研究的核心贡献在于一套创新的“算法-硬件协同设计”方法学。

1）算法层面：为实现硬件友好，对SRM神经元模型进行了简化，并通过离散化和截断将复杂的指数函数内核转换为高效的有限序列卷积，在几乎不损失性能的前提下大幅降低了硬件实现开销。

2）硬件架构层面：设计了一种分层的高度并行计算架构。其关键创新在于提出了KCTR（Kernel-Channel-Timestamp-Row）数据流与双流水线结构，实现了高效的“原位计算”，无需缓存层内中间值，并极大压缩了层间脉冲数据，从根本上优化了数据通路与存储效率。

团队采用28nm CMOS工艺对芯片进行了设计与实现。评估结果表明：相较于GPU平台，事件流的重建速度提升了95.6%；在500MHz工作频率下，单次突触操作（SOP）平均能耗仅为0.546pJ，相较其他SNNs加速器能耗降低64%至90%；重建的事件流在下游分类任务中取得了98.84%和99.73%的高准确率，证实了超分辨率重建的有效性。

该工作是首个将事件流超分辨率任务从算法研究推向高效类脑计算硬件实现的研究成果，它不仅填补了事件流超分辨率专用硬件的空白，更展示了类脑计算的巨大潜力，为事件相机在自动驾驶、机器人等前沿领域的实际应用推进提供了重要支撑。